«Электро́ника СС БИС», советская супер-ЭВМ, разработанная под руководством главного конструктора В. А. Мельникова.

Общие сведения

Разработка «Электроника СС БИС» базировалась на том научном багаже, который был накоплен при создании БЭСМ-6 и АС-6. В соответствии с совместным решением Министерства электронной промышленности СССР и Академии наук СССР (ныне Российская академия наук) в 1978 г. была поставлена задача создания вычислительной системы с предельной производительностью – на основе проведения широкого фронта исследований по микроэлектронике, оптоэлектронике и др. Система предназначалась для решения наиболее крупных задач в области ядерной физики, метеорологии, геологии, авиастроения, космонавтики, микроэлектроники и др.

Проект реализовывался в НИИ «Дельта» Министерства электронной промышленности СССР, которое отвечало за элементную базу вычислительной техники и традиционно называло свои машины «Электроника». Позднее в работу включился также Институт проблем кибернетики АН СССР, возглавляемый В. А. Мельниковым. Элементной базой стали матричные большие интегральные схемы (БИС).

Основными концепциями, положенными в основу создания системы «Электроника СС БИС», стали проблемная ориентация основных вычислительных средств, функциональная специализация вспомогательных вычислительных средств и гибкая открытая архитектура для объединения указанных средств в единую систему.

Благодаря этому архитектура вычислительных машин и процессоров была в наилучшей степени оптимизирована с точки зрения алгоритмов прикладных задач. А увеличение эффективности и гибкости вычислительной системы в целом достигалось, во-первых, за счёт освобождения основных вычислительных средств от рутинной вспомогательной и весьма непроизводительной для них работы и, во-вторых, за счёт повышения производительности вспомогательных средств благодаря специализации. К таким подсистемам можно отнести внешнюю память на интегральных схемах и магнитных дисках, системы баз данных, коммуникационные подсистемы, графические подсистемы и т. п. Наличие устройств, столь различных по функциям и скорости передачи данных, предполагало использование целой иерархии каналов и соответствующих протоколов.

В аванпроекте в состав системы были включены векторная вычислительная машина, обеспечивавшая высокую производительность как векторной, так и скалярной обработки, матричная машина для задач, в наилучшей степени поддающихся распараллеливанию, и комбинаторная машина для решения больших задач нечисловой обработки данных. В силу ограниченности ресурсов было решено на начальном этапе ограничиться основной векторной машиной, подсистемой внешней полупроводниковой памяти, подсистемой дисковой памяти и подсистемой внешних машин.

Заместителями главного конструктора были Ю. И. Митропольский, отвечавший за разработку аппаратных средств, и В. П. Иванников, возглавивший создание программного обеспечения (ПО). Несколько позднее появился ещё один заместитель – А. И. Малинин, отвечавший за элементно-конструкторскую базу, в обязанности которого входила, кроме всего прочего, разработка руководящих технических материалов (по правилам проектирования матричных БИС, узлов и блоков создаваемой супер-ЭВМ).

Основные разработчики: процессора векторной вычислительной машины и контроллера внешней полупроводниковой памяти – В. А. Афанасьев, А. А. Грибачёв, С. А. Грибачёв, Ю. В. Захаров, А. Л. Лохов, В. В. Нефёдов, В. П. Родионова, Е. А. Сегаль, А. А. Усан, А. Ю. Шишкин, В. З. Шнитман; оперативной и внешней полупроводниковой памяти – А. В. Анохин, Р. М. Воробьёв, Н. И. Дикарев, Т. С. Меркулова, С. П. Попков, В. П. Салакатов, Н. А. Смирнов; устройства обмена – М. А. Камынина, В. А. Перевозчиков, И. И. Пучков, Ю. П. Успенский; конструкции, системы питания и охлаждения – А. И. Морковкин, Е. А. Корнеев, В. С. Радченко, Г. В. Резников, В. М. Романков; дискового контроллера – Л. М. Ленгник; контроллеров внешних машин – Ю. Н. Знаменский; ведущие разработчики ПО – И. Б. Бурдонов, С. С. Гайсарян, Н. Н. Говорун, С. В. Гонтаренко, Ю. Г. Дадаев, А. С. Косачев, С. Д. Кузнецов, Е. С. Кусиков, Е. Е. Мартынов, С. В. Нестеров, И. Р. Смирнова, А. Н. Томилин, Ю. А. Французов, Д. А. Французов, А. П. Черняев, В. П. Челноков, А. В. Шокуров и др.

После успешных испытаний макетного образца системы в 1985 г., доказавших правильность принятых проектных решений, на Калининградском машиностроительном заводе (КМЗ, в составе производственно-технического объединения «Кварц») было начато серийное производство, организация которого заняла почти 3 года. На площадях КМЗ проходила также наладка головного образца. В 1991 г. проведены государственные испытания системы «Электроника СС БИС-1», изготовлены и налажены 4 образца, началась их установка у заказчиков.

В 1991 г. разработан проект системы «Электроника СС БИС-2», направленный на создание многопроцессорной системы с производительностью до 10 гигафлопс.

В 1993 г. принято решение о полном прекращении работ по данным проектам.

Пиковая производительность процессора «Электроника СС БИС-1» 250 мегафлопс. Система команд процессора трёхадресная, ориентирована на использование адресуемых скалярных, векторных и адресных регистров.

Наличие двух портов в контроллере внешней полупроводниковой памяти (специализированном процессоре, предназначенном для реализации различных методов доступа к внешней памяти со стороны основной машины) позволяло построить двухпроцессорную систему с производительностью 500 мегафлопс.

Во всех устройствах суперкомпьютерной системы «Электроника СС БИС-1» были предусмотрены средства контроля и диагностики, а система проектирования включала средства логического моделирования и средства составления конструкторской документации. Последние были основаны на принципах, разработанных при создании БЭСМ-6 и развитых в системе автоматизированного проектирования для системы АС-6, т. е. на использовании формульно-табличной формы для представления логических схем. Система проектирования включала также программные средства для генерации функциональных и диагностических тестов и тестов для проверки и наладки блоков и узлов на установках функционального контроля.

Элементная и конструктивно-технологическая база

В центральном процессоре и контроллерах внешней полупроводниковой и дисковой памяти использовались схемы типа ЭСЛ среднего уровня интеграции и матричные БИС. Корпуса интегральных схем устанавливались в контактирующие устройства, которые также обеспечивали их прижим к теплоотводящей трубке с фреоном. В каждом из 50 блоков процессора могло быть установлено до 144 БИС. Общее число вентилей – около 1 млн. В оперативной памяти также были использованы схемы ЭСЛ. БИС памяти и интегральные схемы управления устанавливались на тепловых трубках, закреплённых в тепловых разъёмах блоков, которые, в свою очередь, контактировали с тепловой плитой, охлаждаемой фреоном. Во внешней полупроводниковой памяти были использованы схемы типа КМОП.

Программное обеспечение

Программное обеспечение «Электроника СС БИС-1» состояло из операционных систем основной и внешних машин; систем программирования на языках: макроассемблера, Fortran (FORTRAN 77), Pascal, C; библиотеки математических функций. Системы программирования на различных языках в своём составе имели специальные инструменты, позволявшие распараллеливать языковые конструкции таким образом, чтобы добиться максимальной производительности при решении задач вычислительной математики. Компиляторы включали средства оптимизации программ с учётом особенностей векторной архитектуры (векторизация циклов и планирование потока команд).

Иностранные аналогичные разработки

При выборе архитектуры центрального процессора рассматривался вариант центрального процессора АС-6, развитый в проекте БЭСМ-10 (ранее отвергнутом Министерством радиопромышленности СССР), а также изучались суперкомпьютеры Cray-1 и Cyber 205. Достижение максимальной производительности было возможно только при использовании синхронных конвейерных схем, обеспечивавших получение по крайней мере одного результата в такт. Система команд центрального процессора АС-6 была ориентирована на асинхронные конвейерные схемы, содержала большой набор форматов команд и данных, что усложняло её реализацию на синхронных конвейерных схемах. Наиболее перспективной была признана архитектура Cray-1, что подтвердилось в дальнейшем. Однако архитектура процессора основной машины системы «Электроника СС БИС-1» отличалась от архитектуры Cray-1 рядом усовершенствований. Так, удалось повысить темп выполнения операции вычисления обратной величины до 1 такта вместо 3, обеспечить одновременное выполнение векторных и скалярных операций с плавающей запятой (см. Компьютерная арифметика) за счёт добавления соответствующих функциональных устройств, увеличить объём буфера команд.

Итоги разработки

Для достижения производительности на два порядка величины большей, чем у БЭСМ-6 и АС-6, было необходимо освоение нового технологического уровня и разработки соответствующей ему архитектуры. В рамках создания суперкомпьютерной системы «Электроника СС БИС-1» был разработан и освоен ряд компонентов и узлов:

• высокочастотные интегральные схемы типа ЭСЛ с задержкой на один логический уровень 0,5 нс и матричные БИС;

• БИС памяти типа ЭСЛ и КМОП;

• керамические безвыводные корпуса и контактирующие устройства для них;

• многослойные высокочастотные печатные платы;

• микрокабель;

• высокочастотные соединители с контактными парами, имеющими согласованный импеданс;

• блоки и стойки вторичного электропитания;

• низкотемпературные тепловые трубки и тепловые разъёмы;

• стойки фреонового и водяного охлаждения;

• установки функционального контроля;

• контроллер внешней полупроводниковой памяти;

• контроллер дисковой памяти.