Гарвардская архитектура в информатике

Га́рвардская архитекту́ра в информатике, архитектура процессора, использующая для повышения производительности две различные памяти (память команд и память данных), а также раздельные шины адреса (соответственно и адресные пространства) и данных для доступа к ним. Благодаря независимости шин команда и её операнд могут быть считаны одновременно за один машинный такт, что уменьшает число тактов, требуемых для выполнения машинной команды и вдвое превышает пропускную способность памяти – в отличие от архитектуры фон Неймана. Недостаток – необходимость большего числа ножек (выводов) у микропроцессора, поэтому гарвардская архитектура используется главным образом во встраиваемых процессорах и микроконтроллерах, где один из типов памяти (или оба) внутренний (т. е. память, размещаемая на кристалле микроконтроллера) (Э. М. Пройдаков. 2015^[1]).