МИКРОПРОЦЕ́ССОР

Авторы: А. И. Грушин, А. В. Ермолович (актуализация)

МИКРОПРОЦЕ́ССОР (от мик­ро... и про­цес­сор), ин­те­граль­ная схе­ма (ИС), ко­то­рая реа­ли­зу­ет функ­ции цен­траль­но­го про­цес­со­ра (ЦП или про­сто про­цес­со­ра) ком­пь­ю­тер­ной сис­те­мы. Раз­ра­бот­ка М. ста­ла воз­мож­ной бла­го­да­ря раз­ви­тию по­лу­про­вод­ни­ко­вой тех­но­ло­гии, по­зво­лив­шей соз­дать боль­шое чис­ло тран­зи­сто­ров на од­ном крем­ние­вом кри­стал­ле (чи­пе). Реа­ли­за­ция ЦП на од­ной ИС име­ет ряд пре­иму­ществ по срав­не­нию с ЦП, ко­то­рый соз­дан на боль­шом чис­ле ИС: бóль­шая на­дёж­ность, мень­шая стои­мость, мень­шая по­треб­ляе­мая мощ­ность, бóль­шая ско­рость вы­пол­не­ния опе­ра­ций.

Функциональная блок-схема и назначение микропроцессора

Блок-схема микропроцессора.

М. (рис.), как и типичный ЦП, содержит: арифметическое устройство (АУ), устройство управления (УУ), регистровый файл (РФ, набор регистров, предназначенных для временного хранения данных и результатов, реализован на самых быстрых запоминающих элементах; кэш-память использует более медленные элементы), кэш-команд (кэш-память для хранения команд) и кэш-данных. УУ управляет работой всего компьютера, который, кроме ЦП, включает осн. память (ОП) и устройство ввода-вывода. УУ через кэш-команды получает из ОП команды, дешифрирует их и передаёт на исполнение в АУ. Из РФ и кэш-данных в АУ поступают операнды (данные, над которыми производятся операции). Результат выполненной в АУ команды записывается в РФ. В кэш-данных также сохраняются уже использовавшиеся данные, т. к. они могут снова потребоваться. В УУ находятся спец. регистры, напр. PC (program counter – счётчик команд), содержащий адрес следующей команды, IR (instruction register – регистр команды), хранящий выполняемую команду.

По назначению М. разделяют на универсальные (предназначенные для решения широкого класса задач, напр. ЦП персонального компьютера) и специализированные (ориентированные на решение определённого класса задач). Среди специализир. М. можно выделить М. цифровой обработки сигналов (DSP – digital signal processor), графич. процессор (GPU – graphics processing unit), применяемый для обработки компьютерной графики, а также вычислительные сопроцессоры (напр., Weitek Abacus для вычислений с плавающей запятой, Intel Xeon Phi для универсальных высокопараллельных вычислений).

М. применяются в компьютерах, специализир. и бытовой радиоэлектронной аппаратуре, средствах автоматизации, телекоммуникации, на транспорте и др. Напр., в совр. самолёте действуют сотни М. Ок. 98% выпускаемых в мире М. используются во встроенных системах (embedded systems), представляющих собой специализир. компьютерные системы, которые обычно встраивают в управляемое устройство, аппарат (автомобиль, банкомат, стиральную машину, мобильный телефон и др.).

Историческая справка

На первенство в создании М. претендуют три проекта, завершившиеся почти одновременно. В 1968–70 компания «Garrett AiResearch» разработала М. для истребителя F-14A, который состоял из нескольких кристаллов, предназначался для вычисления скорости, высоты и положения крыльев (данные рассекречены в 1998). В сент. 1971 компания «Texas Instruments» анонсировала М. TMS1802NC для использования в калькуляторах (в 1973 фирма получила патент на М. на одном кристалле). Однако большинство специалистов в области вычислит. техники отдают первенство компании «Intel», объявившей в нояб. 1971 о создании М. Intel 4004 (на одном кристалле), который также разрабатывался для калькуляторов, но позднее стал позиционироваться как универсальный; одновременно обрабатывал 4 двоичных разряда, содержал 2300 транзисторов, работал на частоте 740 кГц, занимал на кристалле пл. 24 мм2, выполнял 60 тыс. операций в секунду (был в сотни раз менее производительным, чем большие вычислительные машины того времени). В 1972 появился 8-разрядный М. Intel 8008, который содержал 3500 транзисторов. М. RCA 1802 (1976) – первый М., стойкий к радиации, использовался в космич. зондах. В 1978 создан М. Intel 8086 (29 тыс. транзисторов), который был наиболее удачным 16-разрядным М. (положил начало семейству x86). Увеличение разрядности М. позволило увеличить адресное пространство доступной памяти и производительность компьютера. Версия 8088 этого М. использовалась в получившем широкое распространение персональном компьютере IBM PC. Первый 32-разрядный М. на одном кристалле был создан фирмой «AT&T Bell Laboratories» в 1980. В 1985 появился коммерчески успешный 32-разрядный М. Intel 386 (275 тыс. транзисторов). Первый коммерческий М. с 64-разрядной адресацией математической памяти выпущен в 1991 (MIPS Technologies R4000); выпускавшиеся ранее М. (напр., Intel i860, 1989) обладали возможностью выполнения 64-разрядных операций над данными, но были лишены 64-разрядной адресации. Первым 64-разрядным x86-совместимым М. стал выпущенный в 2003 AMD Opteron, реализующий архитектуру AMD64.

Основные технические характеристики и архитектура микропроцессора

Важными техническими характеристиками М. являются тактовая частота (частота синхронизирующих импульсов М.) и потребляемая мощность [у совр. М. от 1 (встраиваемые) до 200 Вт и более (серверные)]. Производительность М. в значит. степени определяется тактовой частотой; чем выше частота, тем выше производительность. Наиболее адекватной мерой производительности М. является время выполнения программы (чем оно меньше, тем выше производительность), которое определяется фор­му­лой $N {\cdot} CPI{/}F$, где $N$ – чис­ло ко­манд в про­грам­ме, $CPI$ – ср. вре­мя вы­пол­не­ния ко­ман­ды в так­тах (напр., для М. с так­то­вой ча­сто­той 1 ГГц вре­мя так­та 1 нс), $F$ – так­то­вая частота работы процессора. Для измерения производительности используются различные пакеты тестовых программ, напр. SPECmark (Standard Performance Evaluation Corporation’s benchmark – сводный показатель производительности группы SPEC); чем быстрее он выполняется, тем выше производительность микропроцессора. В разных сегментах рынка используются различные тесты; напр., для измерения производительности М. для встраиваемых применений часто используют тест CoreMark; для высокопроизводительных вычислений (HPC, High Performance Computing) – LINPAK.

Вы­де­ля­ют два осн. ти­па ар­хи­тек­ту­ры М. (см. Ар­хи­тек­ту­ра ЭВМ): CISC (com­plete instruction set computer) – ком­пь­ю­тер с пол­ным на­бо­ром ко­манд; RISC (re­duced instruction set computer) – с со­кра­щён­ным на­бо­ром ко­манд. Пер­вый ха­рак­те­ри­зу­ет­ся ис­поль­зо­ва­ни­ем в сис­те­ме ко­манд ком­пь­ю­те­ра боль­шо­го чис­ла слож­ных ко­манд, при этом по­вы­ше­ние про­из­во­ди­тель­но­сти по­лу­ча­ют за счёт умень­ше­ния чис­ла ко­манд $N$ в про­грам­ме. При соз­да­нии ар­хи­тек­ту­ры вто­ро­го ти­па ис­хо­ди­ли из то­го, что в про­цес­се ра­бо­ты ком­пь­ю­те­ра в осн. (до 90% вре­ме­ни ра­бо­ты) ис­поль­зу­ет­ся все­го 10% от об­ще­го чис­ла ко­манд сис­те­мы ко­манд ком­пь­ю­те­ра. В этом слу­чае по­вы­ше­ние про­из­во­ди­тель­но­сти дос­ти­га­ет­ся за счёт умень­ше­ния $CPI$ и уве­ли­че­ния $F$; для это­го в сис­те­му ко­манд вклю­ча­ют наи­бо­лее час­то при­ме­няе­мые ко­ман­ды, вы­пол­не­ние ко­то­рых ста­ра­ют­ся мак­си­маль­но ус­ко­рить. С сер. 1980-х гг. прак­ти­че­ски во всех М. ис­поль­зу­ют­ся осн. прин­ци­пы RISC-ар­хи­тек­ту­ры: тща­тель­но ото­бран­ная сис­те­ма ко­манд, про­стые ре­жи­мы ад­ре­са­ции, фик­си­ров. фор­мат ко­манд, опе­ра­ции вы­пол­ня­ют­ся над дан­ны­ми, раз­ме­щён­ны­ми в РФ (ту­да же от­прав­ля­ют­ся ре­зуль­та­ты), отд. кэш-па­мять для ко­манд и для дан­ных, при­ме­не­ние оп­ти­ми­зи­рую­ще­го ком­пи­ля­то­ра.

Наиболее производительные универсальные М. разрабатывают и производят компании «Intel», AMD, IBM и «Sun Microsystems» (своего произ-ва не имеет). В 2006 IBM начала произ-во М. Power6 с тактовой частотой 5 ГГц, в 2008 «Intel» сообщила о М. Tukwila с тактовой частотой 2,4 ГГц, который содержит 2,05·109 транзисторов. Ведущим рос. разработчиком М. является акционерное общество Московский центр SPARC-технологий («МЦСТ»). К его достижениям относятся М. МЦСТ-R500, совместимый с архитектурой SPARC (Scalable Processor ARChitecture – масштабируемая архитектура процессора), М. «Эльбрус-3М», основанный на отеч. архитектуре E2K. Осн. особенностями М. «Эльбрус-3М» являются: одновременный запуск на выполнение до 23 команд, аппаратная поддержка полной программной совместимости с архитектурой Intel на основе двоичной компиляции, аппаратная поддержка защищённости вычислений, рекордное соотношение производительности и потребляемой мощности. Несмотря на использование не самой передовой технологии и низкую тактовую частоту (300 МГц), за счёт архитектурных решений «Эльбрус-3М» сравним по производительности с М. Pentium 4 с тактовой частотой 2 ГГц фирмы «Intel».

Рост про­из­во­ди­тель­но­сти М. обу­слов­лен как ин­но­ва­ция­ми в ар­хи­тек­ту­ре М., так и со­вер­шен­ст­во­ва­ни­ем по­лу­про­вод­ни­ко­вой тех­но­ло­гии, уро­вень раз­ви­тия ко­то­рой оп­ре­де­ля­ет­ся т. н. ха­рак­тер­ным раз­ме­ром (рас­стоя­ни­ем от ис­то­ка до сто­ка тран­зи­сто­ра), ко­то­рый мо­жет обес­пе­чить дан­ная тех­но­ло­гия (чем рас­стоя­ние мень­ше, тем луч­ше ха­рак­те­ри­сти­ки тран­зи­сто­ра). Умень­ше­ние ли­ней­но­го раз­ме­ра тран­зи­сто­ра в $n$ раз при­во­дит к умень­ше­нию пло­ща­ди од­но­го тран­зи­сто­ра в $n^2$ раз, по­зво­ля­ет раз­мес­тить на кри­стал­ле то­го же раз­ме­ра в $n^2$ раз боль­ше тран­зи­сто­ров, уве­ли­чить их ско­рость в $n$ раз (т. е. по­вы­сить так­то­вую час­то­ту в $n$ раз), умень­шить по­треб­ляе­мую од­ним тран­зи­сто­ром мощ­ность в $n$ раз. В нач. 21 в. ис­поль­зу­ют­ся тех­но­ло­гии, по­зво­ляю­щие по­лу­чить ха­рак­тер­ный раз­мер 90 нм, 65 нм, 45 нм и мень­ше.

Уве­ли­че­ние так­то­вой час­то­ты дос­ти­га­ет­ся так­же за счёт умень­ше­ния чис­ла ло­гич. уров­ней в ста­ди­ях кон­вей­ер­ной об­ра­бот­ки (см. Кон­вей­ер в вы­чис­ли­тель­ной тех­ни­ке). Оп­ти­маль­ными с точ­ки зре­ния про­из­во­ди­тель­но­сти яв­ля­ют­ся 6–8 ло­гич. уров­ней FO4 (за ло­гич. уро­вень при­ни­ма­ет­ся ин­вер­тор с че­тырь­мя на­груз­ка­ми). Та­кой под­ход к ор­га­ни­за­ции М. на­зы­ва­ет­ся су­пер­кон­вей­ер­ным (super­pipeline).

Одно из осн. направлений повышения производительности – реализация принципа параллелизма в архитектуре М. (т. е. увеличение числа одновременно выполняемых команд). Одновременная подача на выполнение нескольких команд называется суперскалярной организацией М.; впервые такой подход применили в отеч. вычислит. комплексе «Эльбрус-1» (разработан в 1970-х гг.). При такой организации требуется наличие нескольких АУ, которые могут работать одновременно. В М. с архитектурой очень длинного командного слова (VLIW – very long instruction word) также одновременно запускается неск. АУ, но планированием работы занимается компилятор, в отличие от суперскалярной архитектуры, в которой это делает аппаратура. Иногда архитектуру VLIW называют также EPIC (Explicitly Parallel Instruction Computing) – технология обработки команд с явным параллелизмом.

Возможность реализации на одном кристалле большого числа транзисторов привела к созданию микроконтроллера, у которого, кроме ЦП, на кристалле могут быть размещены память, устройство ввода-вывода и периферийные устройства (т. е. это фактически небольшой, дешёвый специализир. управляющий компьютер). Система SoC (system-on-a-chip – система на кристалле) содержит на одном кристалле один или неск. микроконтроллеров, процессор, память, интерфейсы, аналого-цифровые и цифроаналоговые преобразователи. К её преимуществам по сравнению с реализацией этих функций на отд. кристаллах (на нескольких ИС) относятся меньший размер, бóльшая надёжность, бóльшая скорость, а также, благодаря использованию ранее разработанных модулей, сокращение времени разработки.

Многоядерные (multicore) процессоры состоят из нескольких процессоров (называемых процессорными ядрами), размещённых на одном кристалле, что приводит к повышению производительности за счёт распараллеливания задач. При этом требуется операционная система, которая может эффективно использовать неск. процессоров. Первым двухъядерным процессором был Power4 фирмы IBM (2001). Другим методом параллельного исполнения, поддерживаемым многими современными М., является одновременное многопоточное исполнение (англ. SMT – simultaneous multithreading), при котором размножается не всё ядро целиком, а лишь отдельные его структуры, включая архитектурное состояние; набор же исполняющих устройств остаётся неизменным. Многоядерные процессоры могут также реализовывать SMT внутри каждого из своих ядер.

Многоядерные процессоры выпускают фирмы «Intel» (Core 2 Duo, Xeon и др.), AMD (Athlon, Opteron, Turion и др.), «Sun Microsystems» (Niagara) и др. Напр., М. Intel Xeon E7 v3 содержит до 18 ядер по 2 потока в каждом (суммарно 36 потоков) с тактовой частотой до 2,5 ГГц (до 3,3 ГГц в пиковом режиме).

Производительность (в случае питания от батарей) и продолжительность работы М. в значит. степени ограничиваются потребляемой мощностью; она определяет скорость работы, используемую систему охлаждения, стоимость. Поэтому одной из важнейших задач при проектировании М. является сокращение их энергопотребления. Совр. М. – очень сложные электронные изделия (системы), которые невозможно проектировать без программных средств автоматизации проектирования. По совр. данным, ок. 70% трудозатрат в разработке М. занимает его верификация, т. е. проверка соответствия спроектированного М. его спецификации (см. Верификация в вычислительной технике).

Лит.: Malone M. S. The microprocessor: a biography. Santa Clara, 1995; McFarland G. Microprocessor design. N. Y., 2006; Нарышкин А. К. Цифровые устройства и микропроцессоры. М., 2008.

Вернуться к началу